




MOS-FETソースフォロワー入力段, ダーリントン接続 2 パラ出力段

電圧ゲイン0dB AB級85W 無帰還A級DCパワーアンプ

柴田由喜雄 SHIBATA Yukio



はじめに

すでに終段を真空管として、高電圧出力を低歪率で得られるハイブリッドプリアンプ（本誌2015年12月号、以下、前作プリアンプと呼ぶ）を製作した。

このプリアンプはゲインを14dB、20dB、26dBと変更できるもので、ゲイン0dBのパワーアンプを駆動できるものであった。そして、その「前作プリアンプ」に組み合わせるべく、ゲイン0dB

のA級無帰還30Wパワーアンプ（本誌2016年2月号、以下、前作A級パワーアンプと呼ぶ）を製作した。

今回は、引き続き前作プリアンプに組み合わせるための、出力をさらに高めたAB級無帰還85Wパワーアンプ（本機）の製作である。


AB級パワーアンプは低出力時、A級に近い動作となって、そのときの歪率が低いのが特徴である。アイドリング電流は多いほうが歪率面で有利であるが、一般的には、

AB級パワーアンプでは必要以上に電流を流しても、歪率は大きく下がらない傾向になるとされる。

本機は無帰還パワーアンプであるので、基本的に電力増幅段で発生する歪みはそのまま出力の歪みになる。無帰還で、しかもAB級となると歪みの検討は不可欠であろう。0.数%以下の歪率であればそれほど気にする必要はないとはいえ、本機の基本特性を把握しておくことは重要である。そこで製作に先立って、アイドリング電流値と歪みの関係を中心に、本機AB級パワーアンプのベーシックなところを実験回路で確認した。

実験回路による確認

図1は、本機AB級パワーアンプの終段(SEPP)のみの実験回路である。各部の電圧、電流の記号定義をあわせて図1に示す。添え字1、2はそれぞれNPN側、PNP側を表している。 E_1 と E_2 は、常に一定電圧であるとする。



[図1] 実験回路


電圧ゲイン0dB AB級85W無帰還A級DCパワーアンプ

図2に、図1の実験回路でNPN側の入出力電圧差 V_1 とコレクター電流(I_{c1})の関係およびPNP側の入出力電圧差 V_2 とコレクター電流($-I_{c2}$)の関係を静的(直流的)に実測し、それら2つの関係をそれぞれ横軸方向に $-E_1$ および E_2 だけシフトした結果を示す(細線)。

図2には、 I_{c1} と I_{c2} の差をとった曲線(太線)もプロットしている。この曲線は、負荷 R_L に流れる負荷電流 I_L に対応する。

図2(a)のアイドリング電流値 $I_0=0.8$ [A]の場合、負荷電流 I_L は中央に線形な部分を有するほぼS字カーブになる。よって、負荷電流 I_L が中央の線形に近い部分(低出力時)で増減した場合の歪みは少なく、負荷電流 I_L の範囲が略S字カーブの全体に近くなるにつれて(大出力)歪み発生量が多くなる。AB級特有の動作である。図2(b)は $I_0=0.1$ [A]の場合であり、B級動作である。

本機の2段ダーリントン接続エミッターフォロワー回路では、入力部が低インピーダンスの電圧源で駆動されるので、ダーリントン接続の入力インピーダンスは相対的に高いとみなすことができる。



[図2] I_{c1} , I_{c2} の実測結果 ($R_L=8\Omega$, 電源±5V)

そこで、FET回路に倣って、2段ダーリントン接続回路をざっくりとNPN側とPNP側の2つに分け、ドライブ用トランジスター、パワートランジスター、諸抵抗をすべて含めたNPN側の等価 g_m を g_{m1} と呼ぶことにし、PNP側の等価 g_m を g_{m2} と呼ぶこととする。すなわち、

$$g_{m1} = \Delta I_{c1} / \Delta V_1 = \\ \Delta I_{c1} / \Delta (V_i - V_o)$$

$$g_{m2} = -\Delta I_{c2} / \Delta V_2 = \\ -\Delta I_{c2} / \Delta (V_i - V_o)$$

と定義する(図1参照)。

図2(a)において、負荷電流 I_L の勾配はNPN側の g_{m1} とPNP側の g_{m2} の和であり、合成 g_m (= $g_{m1} + g_{m2}$)と呼ぶことにする。

図2の測定結果を用いて5次


近似の g_{m1} , g_{m2} (細線)および合成 g_m (太線)を求めた結果を図3に示す。合成 g_m は、その値が最大2倍近い範囲で大きく変化するカーブになる。

歪み波形の予測をしておく。歪み電圧成分を V_ε とおくと、歪みは実際の出力 V_o と理想的な減衰出力 $(1-K)V_i$ の差であるといえるので、


$$V_\varepsilon = V_o - (1-K)V_i$$

と表せる。定数 K は、入力電圧 V_i に対する出力電圧 V_o の減衰量であり、歪み波形に関して基準となる値である。

図2において、 $V_i - V_o = 0$ における負荷電流 I_L の勾配を g_{m0} , $K = 1 / (1 + g_{m0} \cdot R_L)$ とすれば、



[図3] I_o と合成 g_m ($R_L=8\Omega$)



[図4] 歪みの予測波形 ($R_L=8\Omega$, 10W出力時, 計算値)

$$\Delta V_\varepsilon = I_L \cdot R_L - g_{m0} \cdot (V_i - V_o) \cdot R_L$$

となり、歪み波形は図2における負荷電流 I_L の直線からのずれによって直接的に予測できる。しかし、ここでは、図3の合成 g_m を用いて歪み波形の予測をしてみる。歪み V_ε の変化分を考えると、

$$\Delta V_\varepsilon = \Delta V_o - (1 - K) \Delta V_i$$

である。

前述の g_{m1} , g_{m2} の定義から、本機(SEPP)の入出力関係は、FET回路の場合のように、

$$\Delta V_o = |g_m \cdot R_L / (1 + g_m \cdot R_L)| \cdot \Delta V_i$$

である。上記 ΔV_ε の式に、この ΔV_o を代入して、

$$\Delta V_\varepsilon = K \cdot \Delta V_i - \{1/(1 + g_m \cdot R_L)\} \cdot \Delta V_i$$

$$\therefore V_\varepsilon = K \cdot V_i - \sum \{\Delta V_i / (1 + g_m \cdot R_L)\} + V_\varepsilon 0$$

となり、合成 g_m の変化による歪み V_ε の変化が捉えられる。

入力電圧 V_i を正弦波として歪み波形を求めると、図4の予測結果を得る。計算条件は $R_L = 8 [\Omega]$ 、およそ出力 10W 相当時である。図4では、位相を参照するために出力電圧波形も重ねている。

図4において、 K_a は図3の $V_i - V_o = 0$ での合成 g_m 値を用いた $K = 1/(1 + g_{m0} \cdot R_L)$ であり、 K_b は何回か計算して、およそ歪みが最小と感じたとき


の K である。

比較的波形が素直な図4(c)における $K_a = 0.0135$ では、歪みの予測波形が直感的に理解できる。たとえば、出力が+側最大電圧時には、入力に対し相対的に出力電圧が下がり-側に凸の歪み波形となり、出力が-側最大電圧時には+側に凸の歪み波形となる。この歪み波形の傾向は後述する図6(f)、あるいは図7の「真の歪み波形」とほぼ一致している。


では、実際にアイドリング電流値 I_0 を変えた場合、どの程度歪率が変わるか測定した結果を図5に示す。測定回路は前記図1である。電源電圧は $\pm 30V$ としている。アイドリング電流値 I_0 にはドライブ段の電流も含み、パワートランジスター1個あたりのアイドリング電流(コレクター電流)はおよそ $I_0/2$ である。

図5において、アイドリング電流値 $I_0 = 0.05 [A]$ ではクロスオーバー歪みが主体で、 I_0 を増すと、クロスオーバー歪みによる歪率は $I_0 = 0.1 [A]$ のときに目立たなくなる。この I_0 は、B級の最適 I_0 である。さらに I_0 を増すと $I_0 = 0.2 [A]$ から AB級に基づく歪みが出始める。

AB級に基づく歪みは、歪率と



[図5] アイドリング電流値 I_0 と歪率変化 (1kHz)

[図6] アイドリング電流値 I_o と歪み波形変化 (1kHz, $R_L = 8\Omega$, 10W出力時. () 内は歪率)

して、 I_o の増大とともに減少し、測定結果の中では、A級30Wに相当する $I_o = 1.4$ [A] で最も低くなる。 $I_o > 0.4$ [A] では、単にアイドリング電流を増せば歪率は下がる傾向にある。

図6に、歪み波形(最小歪率時の波形)観測結果を示す。図6(e)～(i)には、その歪み波形(3次状の波形)から適量のサイン波(1次成分、オシロスコープ表示出力波形のレベル調整で代用)を差し引いたAB級独特の歪み波形をも示している(以下、この波形をAB級の「真の歪み波形」と呼ぶ、図7 模式図参照)。


アイドリング電流値 I_o の増大につれ歪みが減少するが、図6(f)～(i)のように、出力10WとしてA級動作の0.8A以上の I_o で

も、依然AB級に基づく歪みが残っていることもわかる。


また、たとえば図6でアイドリング電流値 $I_o = 0.6 \sim 1.0$ [A] 時の真の歪み波形を見ると、出力波形-側端での真の歪み波形の高さ(+側振幅)に比べ、出力波形+側端での真の歪み波形の高さ(-側振幅)がわずかに大きい。

これは、NPN側パワートランジスターに較べ、PNP側パワートランジスターの h_{FE} が若干大きめになっていることによるものと考えることができる。

参考までに、本機のような無帰還アンプではなく、ゲインのある電圧増幅段を有して、オーバードライブの負帰還をかけた場合は、電



[図7] 観測歪み波形と真の歪み波形 (模式図)



[図8] 全体の回路構成と電源部の回路

圧增幅に起因する歪みが主体になるケースが多くある。その場合は、冒頭でも述べたように、アイドリング電流値をむやみに上げても歪率は大きく下がらない傾向になる。

以上のこととベースにして、以

下本機を設計した。


本機の構成

図8に本機の全体回路構成を示す。本機の終段の電源電圧 $\pm B_2$ は $\pm 42V$ とした。ダーリン

トン接続トランジスタ回路のロス電圧と電源のレギュレーション分を合わせて5V程度と見込むと、出力は86W(負荷8Ω)が得られる計算になる。初段の電源電圧 $\pm B_1$ は、 $\pm B_2$ に対して、7V以上の余裕をもった電圧とすれば、電源電圧 $\pm B_1$ の影響はほとんどなくなる。


電源には安定化電源を使用せず、いたってシンプルな回路構成とした。パワートランジスターに供給する $\pm B_2$ の平滑用電解コンデンサーはやや大きめの容量($47000\mu F/50V$)としている。

スピーカー端子がショートされた場合を想定して、安全のために $\pm B_2$ ラインに4Aのヒューズを入れている。ヒューズを使用することには抵抗があるかもしれないが、ヒューズの抵抗値はおよそ実測0.05Ωで、本機の場合、ほとんど性能に影響はないであろう。



[図9] アンプ部の回路

電圧ゲイン0dB AB級85W無帰還A級DCパワーアンプ



[図10] 初段の回路構成

本機の $\pm B_1$ は半波整流で得ているが、可能であれば全波整流が好ましい。

図9に本機のアンプ部回路を示す。前作A級アンプと類似した回路構成である。初段をコンプリメンタリー(以下、コンプリと略)MOS-FETのQ102(2SK216)とQ101(2SJ79)のソースフォロワーとし、NPN側のQ107(2SC3298)、Q109、Q110(2SC2522)と、PNP側のQ108(2SA1306)、Q111、Q112(2SA1072)からなる2段ダーリントン接続回路を駆動している。

初段のMOS-FETソースフォロワーの電流は定電流回路から供給される。したがって、定電流回路の耐リップル性を向上させれば、電源 $\pm B_1$ は特別に安定化する必要はない。

初段は、当初、前作A級アンプ図10(a)では初段のコンプリ

MOS-FETの V_{GS} のバラツキがかなり大きく、出力DCオフセット電圧調整に影響していた。それを改善するために、図10(b)に示すようにあらかじめ選別された市販の接合型コンプリFET 2SK330/2SJ105の採用を前提に進めていた。

しかし、FETドレイン損失の関係から中出力トランジスターのカスコード接続が必要で、また、十分な V_{DS} 電圧を確保する工夫も必要になった。その結果、回路構成が複雑(破線枠内)になる割には性能的に図10(a)とあまり変わらないものとなった。結局、最終的に図10(c)のコンプリMOS-FET使用の回路に戻した経緯がある。


本機の図10(c)では、定電流回路を変更している。図10(a)のようにツェナーダイオードを使用すると、わずかにノイズが発生

する。図10(b)のように電解コンデンサー($1100\mu F/16V$)でツェナーダイオードのノイズを緩和することもできる。

しかし、本機ではツェナーダイオードの使用を止めて、図10(c)のように、CRD(定電流ダイオード)と抵抗でベース電圧を固定する定電流回路に変更している。CRDはかなりの電流バラツキがあるので、電流値の実測確認が必要である。


本機は、前作プリアンプが接続されることを前提にしているので、前作プリアンプ出力の負荷を軽減するために、初段の入力インピーダンスを高くしている。可聴帯域の入力インピーダンスはおよそ R_{102} の値 $1M\Omega$ である。

パワートランジスターの温度補償において、前作A級アンプでは温度補償ダイオードSTV-4H(サンケン)を用いて比較的良好



(a) 温度上昇と端子電圧変化

—○— 1S2076A × 4
—△— STV-4H(参考)




(b) 電流と端子電圧変化

—○— 1S2076A × 4
—△— STV-4H(参考)


[図11] 自作した温度補償ダイオードの特性

なアイドリング電流安定性を得た。とはいっても、STV-4H は入手が困難で、手持ち品が少なくなってきた。

そこで、今回は汎用のダイオード 1S2076A を用いて自作することにした。



[写真1]4本の1S2076Aを直列接続して自作した温度補償ダイオード。右は、エポキシ樹脂でコーティング後のようにす



(単位: mm)

[図12] シャシー加工図

自作した温度補償用ダイオード部品は、 $t_1 \times 10 \times 20\text{mm}$ のアルミ板上に4本のダイオード D101～D104 (1S2076A) をエポキシ系接着剤で接着し、ダイオードを直列接続にハンダ付けした後、顔料を混ぜたエポキシ樹脂でコーティングした(写真1)。この温度補償用ダイオード部品は放熱器にネジで取り付ける。


温度補償用ダイオード部品の実測特性を図11に示す。図11には参考として、前記STV-4Hの実測特性もプロットしてある。温度特性はダイオード4個分のおよそ $-8\text{mV}/\text{°C}$ (4mA) となっている。参考にプロットしたSTV-4Hは、温度特性は同等であったが、より低い端子電圧で使用、電流に対する定電圧性も比較的よい。

本機は無帰還パワーアンプであるので、パワートランジスター Q109～Q112 のエミッター抵抗はダンピングファクターに直接影響を与える。本機では、ダンピングファクターを上げるためにエミッター抵抗を小さめの 0.22Ω とした。バイポーラーパワートランジスターの熱暴走を防止しつつ、エミッター抵抗値を下げるることはこのあたりが限界であろう。

エミッター抵抗を 0.22Ω とした場合、エミッター抵抗のみによる出力抵抗は $0.22\Omega / 4 = 0.055\Omega$ であるので、ダンピングファクターは最高でも $8\Omega / 0.055\Omega = 145$ を超えることはできない。

前記実験回路の実測結果を用いると、終段の出力抵抗は $R_L / (1 + \text{合成}g_m \cdot R_L)$ であるので、小出力時($|V_i - V_o|$ が小さいとき)のダンピングファクターは、図3(c)の合成 g_m 値(最大値)より、およそ、 $1 + \text{合成}g_m \cdot R_L = 1 + 9.1 [\text{S}] \times 8 [\Omega] = 74$ 程度と推測される。ちなみに、前作A級パワーアンプでは、エミッター抵抗が 0.33Ω でダンピングファクターが50であった。

前記の歪みに関する検討結果より、アイドリング電流は結局多いほうがよい。しかし、コンパクトなパワーアンプではトランジスターのパラレルの数や放熱器の大きさには限度がある。本機で用いた放熱器(TF-1314-A2)は経験的におよそ40W/放熱器、すなわち1A($2 \times 0.5 [\text{A}]$)程度のアイドリング電流(A級動作出力16W)が無理をしない無信号時上限レベルと思われる。本機ではアイドリング電流を0.8A(2



[写真2] トランジスター用放熱器と3mm厚アルミ角材を付けて、シャシーの剛性を高めている。アンプ基板の横に、Tr保護用のヒューズホルダーを配置

$\times 0.4 [\text{A}]$)とした。およそ出力10WまではA級動作が主体で、それ以上の出力ではAB級動作となる。


製作

シャシーにリードのMK-400を用いた。加工図を図12に示す。シャシーの加工は、シャシー材料がt1.5mmアルミ製であるので、ドリル、ホールソー、メタルカッター、ジグソーなどといった一般工具を用いて容易にできる。


MK-400は加工が楽である反

面、やや剛性が低いので、パワートランジスター用放熱器4個のネジ取り付けを、t3mmアルミ角棒材(t3×15×215mm)を挟んでシャシー内側から行うことによって、剛性の低さを補っている。孔あけ直後のシャシー剛性は低いが、大物部品を取り付けるにしたがって徐々に剛性が増す。部品取り付けをうまく補強することで、シャシー剛性を多少なりとも改善できる。


$\pm B_1$ 電源は簡素な構成であるので、トランス付近にラグ板を立



[写真3] エミッター抵抗 0.22Ω は、小型ラグ板を立てて直接トランジスターの電極にハンダ付けする



[写真4] 初段、定電流回路のトランジスターは、1mm厚のガラスエポキシ基板を間に挟んで接着する



[図13] アンプ部基板（部品配置と裏面パターン：60%縮小）

て構成する。パワートランジスター用放熱器からプリント基板への配線も中継ラグ板を介して行う。パワートランジスターのベース抵抗 $R_{115} \sim R_{118}$ (5.6Ω) やエミッター抵抗 $R_{119} \sim R_{122}$ (0.22Ω) はパワートランジスター用放熱器内部に小型のラグ板を立てて、抵抗をパワートランジスターの電極に直接ハンダ付けする（前ページの写真3）。

こうすることで、パワートランジスター用放熱器の下部でパワー

トランジスターのベースとエミッターまわりの多くの配線が容易にできる。パワートランジスターからの配線は、中継ラグ板間に渡したやや太め ($\phi 1.6\text{mm}$) のスズメッキ銅線にハンダ付けしている。

入力部配線はシールド線を用いず、 $\phi 0.8\text{mm}$ OFC 単線（モガミ電線）に絶縁用ビニールチューブを被せ、2本を捻って RCA 入力端子とプリント基板間の配線材としている。

図13に、アンプ部プリント基

板の部品配置と裏面パターンレイアウトを示す。プリント基板（写真5、6）は、ガラスエポキシ片面基板を用いている。プリント基板の裏面には適宜ピンを立てて、入力配線、電源配線、パワートランジスター配線、温度補償配線をピンにて行う。


初段の Q_{101} と Q_{102} 、定電流回路の Q_{103} と Q_{104} （ともに2SA1360）、 Q_{105} と Q_{106} （ともに2SC3423）は熱結合する（前ページの写真4）。

Q_{101} と Q_{102} の熱結合は、フランジ（ソース電極）のショートを防ぐために、 $t 1\text{mm}$ のガラスエポキシ板を挟んでいる。いずれの熱結合もエポキシ系接着剤を用いて貼り合わせる。これらの熱結合は、出力DCオフセット電圧を小さくするために、必ずしなければならない。


ドライブ用トランジスター Q_{107} 、 Q_{108} には小型の放熱器を取り付ける。パワートランジスターは1つの放熱器にNPN/PNPトランジスターを取り付けて、NPN/PNPトランジスターの温度上昇を同じにする。

スピーカー端子には 6.8Ω (5W) + $0.1\mu\text{F}$ のCRを取り付けている。容量性負荷に対する、超高域の安定性を確保するためである。

電源トランスはEIコアのもの



[写真5] アンプ部基板の部品取り付けと、パターン面の配線。ダーリントン接続のドライブ用Trには小型放熱器を付ける



[写真6] アンプ基板の裏側のようす。要所要所にピンを立てて、裏面から直接リード線で配線する

電圧ゲイン0dB AB級85W無帰還A級DCパワーアンプ

[表1] 部品表


使用箇所	部品	記号	型番・値	個数	メーカー	備考
アンプ部 (2チャンネル分)	抵抗	R101他	RP-24C	32	ニッコーム	
		R105,R110	B100Ω	4	—	多回転半固定抵抗
		R119-R122	0.22Ω 5W MPC74	8	福島双羽電機	
コンデンサー	コンデンサー	C101	33pF	2	—	ディップドマイカ
		C102	100μF/50V	2	—	ケミコン
		C103,C104	47μF/63V	4	—	ケミコン
	トランジスター	Q101	2SJ79	2	日立	
ダイオード	Q102	2SK216	2	日立		
	Q103,Q104	2SA1360	4	東芝		
	Q105,Q106	2SC3423	4	東芝		
	Q107	2SC3298	2	東芝		
	Q108	2SA1306	2	東芝		
	Q109,Q110	2SC2522	4	(富士通)		
	Q111,Q112	2SA1072	4	(富士通)		
	D101-D104	1S2076A	8	—		
	D105,D106	E501	4	セミテック		
	小型放熱器	—	20×20×25	4	—	
パワーTR放熱器	—	TF-1314-A2	4	—		
	プリント基板	—	(72×162)	1	サンハヤト	感光基板
	ピン端子	—	—	22	—	
電源部、他	コンデンサー	C201,C202	47000μF/50V	2	—	ケミコンΦ50×120
		C203,C204	3300μF/63V	2	—	ケミコン
	ダイオード	D201	KBPC3510	1	—	ブリッジ
		D202,D203,D301,D302	31DF2	4	日本インター	
	抵抗	R201,R202	6.8Ω 5W	2	—	酸化金属皮膜
	コンデンサー	C204,C205	0.1μF/125V	2	—	フィルム
	トランジスト	—	O-BS1500	1	春日無線変圧器	注文作製品(H26-10271)
	電源ランプ	—	—	1	—	100V
	電源スイッチ	—	—	1	—	100V
	電源ヒューズホルダー	—	サトーパーツ	1	—	100V
	ACインレット	—	3P	1	—	
	ヒューズホルダー	—	サトーパーツ	1	—	±B2
	小型ラグ板	—	3P(4P)	8	—	
	ラグ板	—	7P	5	—	
	シャシー	—	MK-400	1	リード	
	アルミニウム棒材	—	(t3×15×215)	2	—	
	六角スペーサー	—	M3-10mm	4	—	
	入力端子	—	ON-24	2	音	RCA
	出力端子	—	SP-20	2	アム	トランス

を用いたが、この種のEIコアトランジスは、化粧カバーが唸りに共鳴してビーンといった高い周波数のノイズを発しやすい。本機では、トランジス上部の化粧カバーにt0.3mm薄鉛板を貼っている(写真8)。t2mmゴム板を接着することでも防振できるであろう。本


機で用いたトランジスに限らず、化粧カバーの面が広く、平らになっていると共鳴を起こしやすいようである。

調整は、アイドリング電流をR110(100Ω(B))によって0.8Aに合わせ、出力DCオフセット電圧をR105(100Ω(B))によって


0Vに調整するのみでよく、高域補正などの調整は必要ない。R110が最小値(0Ω)でも、ほどよいアイドリング電流が流れるので、調整前は必ずR110を0Ωとしておく。出力DCオフセット電圧が大きくずれる場合は、抵抗R104(150Ω)の値を加減する。




[写真7] 電源トランジス近くに立てラグ板を付けて、ダイオードやチューブラー電解コンデンサーを配線。ブリッジダイオードはシャシーに直付け




[写真8] 本機の電源トランジスには、上部の化粧カバーに0.3mm厚の薄鉛板を張っている



[図14] 歪率特性（本機単体，負荷8Ω）



[図15] 歪率特性（参考，前作プリアンプ接続，負荷8Ω）




[図16] 周波数特性（負荷8Ω，出力1W時）


使用部品は、表1を参照していただきたい。

本機の特性

図14～18に、本機のL-chの特性を示す。R-chもほぼ同じ傾向である。図14に歪率特性を示す。負荷を8Ωとし、100kHzのLPFを通して測定している。発振器と本機の間にトランジスター式の低歪みプリアンプを入れている。図14において、1W以下の小出力における歪率は残留ノイズの影響である。1W以上で出力の増大につれ徐々にAB級の歪みが増え、20W以上で歪率は漸増に変わり、90Wのクリッピング出力に至る。本機(終段電源電圧±42V)の歪率の傾向は40Wまでは、前記図5(終段電源電圧±30V, $I_{O1}=0.8$ [A])とほぼ同じ傾向となっている。周波数による相違はほとんどない。無帰還とは



(a) 周波数による変化



(b) 出力による変化 (20kHz)

[図17] ダンピングファクター

いえ、0.2%以下の歪率であるので数字上はおおむね問題ないであろう。


参考として、本機に前作プリアンプを接続し、LINE₁入力(VOL_{max}, ゲイン20dB)としたときの歪率を図15に示す。小出力時の歪率(残留ノイズ)がわずか増えるのみで、図14とほぼ同じになっている。これは、本機の必要最大入力電圧26.1Vに対して、前作プリアンプ最大出力電圧が55Vと非常に高いことによる。

図16に周波数特性を示す。DC

～400kHz(-3dB)である。高域再生限界は、アンプの入力部に入れたR₁₀₁(10kΩ)とC₁₀₁(33pF)からなる高域フィルター($f_c=482\text{kHz}$)によるものである。本機は、前作プリアンプと同程度の高域再生限界としてある。

図17にダンピングファクターを示す。電流注入法(本誌2015年9月号)によって測定した。図中の「1W相当時」とは、8Ω抵抗を介してスピーカー端子に1W相当の電流を注入したという意味であり、このとき用いる信号源パ

電圧ゲイン0dB AB級85W無帰還A級DCパワーアンプ



[図18] 出力DCオフセット電圧とアイドリング電流推移例

ワーランプの出力が1Wになっている。1W相当時のダンピングファクターは73(20Hz)であり、予想結果74に近い値になっている。


本機では、ダンピングファクターを上げるためにエミッター抵抗を0.22Ωと小さめにしたが、その効果は出ているようだ。

図18に、出力DCオフセット電圧とアイドリング電流の時間推移例を示す。推移例では出力DCオフセット電圧は、電源オン後10mV程度変動した後約30分で安定している。アイドリング電流は電源オン後短時間で設定値0.8Aに達し、その後も安定している。測定結果は調整直後の最良状態でのデータであり、周囲温度や気流変動などによって幾つかの変動が生じる。


終わりに

前作プリアンプを接続して試聴を行った。前作プリアンプにおけるフラットアンプのゲインはMゲイン(20dB)とし、PHONO入力にはゲイン30dBのトランジスター式ヘッドアンプを接続した。

本機では前作A級パワーアンプの出力30Wから85Wに引き



[写真9] カバーをはずした背面のようす。左から入力端子、出力端子、ヒューズホルダー、ACインレット。ケースはリードのMK-400を使用



[写真10] ボンネットカバーをかけた本機のフロントサイド

上げ、ダンピングファクターを50から70程度に上げた。また、本機はAB級であり、若干の歪率増大を伴っている。それらによつて、どのくらい音に変化が出るかが1つの焦点であった。

前作A級パワーアンプはすつきりした音質に特徴があり、中域が充実し、低域はほどよく滑らかな音に聴こえていた。

本機では、中庸な高域はあまり変わらないものの、低域がかなり豊かになっている点に特徴があると感じた。本機のダンピングファクターは多少高くなったとはいえ、トランジスター式アンプとしては依然低い部類に入る。まったく根拠はないが、AB級特有の歪みらしきものは認識できなかったことから、中高域でのスピーカーのあればが減少して、低域がはっきりと豊かに聴こえるようになったのではないかと推察している。本機の音質に、AB級は特別影響していないと感じた。

音質面で前作プリアンプとの相性は非常によい。前作プリアンプは、その出力をゲイン0dBパワーアンプに接続する際に、長々としたケーブルで低入力インピーダンスのパワーアンプに接続した場

合はよい音質を期待できない。

短い低容量ケーブルによって、本機のような高入力インピーダンスのパワーアンプに接続すれば、その真価が発揮されるであろう。

本機と前作A級パワーアンプの試聴には1mのOFC撚線を捻って入力接続ケーブルをよつたもの(写真11)も試してみた。このような接続ケーブルでも使えるようである。ただ、接続ケーブルの環境は、アンプ筐体の外であるので予期できないノイズが氾濫している。不測の事態を招かないためにも、常用は1mの低容量シールド線がよいであろう。



[写真11] 試聴には、1mのOFCより線をよつた入力接続ケーブルを使用してみた